Tabla de contenidos
Introducción
Verilog es un lenguaje de programación orientado a la realización de simulaciones de hardware. Esto permite describir en este lenguaje puertas lógicas y sus conexiones y realizar distintas pruebas, antes de construir directamente el componente o circuitos, que pensábamos hacer. Además permite la depuración y análisis de resultados, que nos sirven para optimizar el circuito y reducir costes (por ejemplo pasar de 7 puertas lógicas a 3).
¿Por qué aprender Verilog?
Realmente yo no conozco a nadie cuyo trabajo exija tener conocimientos de Verilog, es un lenguaje que se usa principalmente para diseñar nuevas CPUs y otro tipo de complejos circuitos, con grandes costes de producción y multitud de elementos eléctricos y electrónicos. Normalmente el diseñar una nueva CPU o un pequeño PIC con Verilog, es un proceso complejo y que requiere muchísimo tiempo, ya que hay que indicar cada conexión una por una y unirlas patilla por patilla de cada elemento.
Recursos necesarios antes de empezar
- Un ordenador con Sistema Operativo Linux (debido a que se trabajará con un emulador)
- Tiempo, realmente no es un sistema sencillo y para un circuito muy simple, se requieren grandes cantidades de código.
- Será más fácil aprender, si se poseen conocimientos sobre puertas lógicas, biestables etc.
El curso
El curso consta de 12 sesiones, que se deben realizar en orden, ya que en la primera se indica como realizar la instalación de las herramientas de trabajo y en las siguientes, se va profundizando y ampliando las sesiones anteriores.
Acceso al curso
Podéis acceder al índice desde está página.
Autoría
El curso ha sido realizado por la Universidad de Salamanca y nosotros simplemente enlazamos a él.
Os dejamos un enlace para acceder directamente a la página del creado. Autor.